각 고속 트랜시버에는 송신기와 수신기라는 두 개의 채널이 포함되어 있습니다. 송신기와 수신기는 물리코딩 부계층(PCS, p-field si-cal Coding Sublayer)과 물리매체추가부계층(PMA, Physical-Cal)으로 구성된다. 미디어 추가 하위 계층)은 두 부분으로 구성됩니다.
PCS에는 지원되는 프로토콜과 호환되는 트랜시버에 디지털 기능의 하드 코어 로직 구현이 포함되어 있으며 전송 채널에는 위상 보상 FIFO, 바이트 직렬 변환기, 8B/10B 인코더 및 기타 모듈이 포함됩니다. 수신 채널에는 워드 정렬기, 속도 매칭 FIFO, 8B/10B 디코더, 바이트 디시리얼라이저, 바이트 시퀀서, 위상 보상 FIFO 및 기타 모듈이 포함됩니다.
PMA에는 I/O 버퍼, CDR, 직렬 변환기/직렬 변환기(SER/DES), 프로그래밍 가능한 프리엠퍼시스 및 균등화를 위한 아날로그 회로가 포함되어 직렬 데이터 경로 성능을 최적화합니다.
장치 트랜시버 채널이 작동 중일 때 FPGA 아키텍처의 출력 병렬 데이터는 송신기 PCS 및 PMA를 통해 전송되고 최종적으로 직렬 데이터로 변환되어 전송됩니다. 수신된 입력 직렬 데이터는 수신기 PMA 및 PCS의 처리를 거쳐 직렬 데이터 형식으로 FP로 전송되어 다음 단계의 처리를 수행한다.